添加链接
link管理
链接快照平台
  • 输入网页链接,自动生成快照
  • 标签化管理网页链接
  • Verilog(FPGA)的设计方法与设计流程
  • Linux(Ubuntu)下FII-PRA006(Altera FPGA开发板)使用FTDI JTAG
  • FII-PRA006/010 FPGA开发板固化/烧录程序到FLASH
  • FPGA设计流程(Quartus)
  • Quartus 编辑/编译
  • Quartus FPGA 管脚锁定
  • FII-PRA006/010 常见下载问题解决
  • Vivado 实验环境搭建
  • Vivado 路径文件名字符的使用规则
  • Vivado软件安装步骤
  • Vivado软件的使用
  • Vivado中综合,实现,编程和调试工程可能会出现的问题
  • FII-PRX100-D开发板FPGA的烧录Flash和RISC-V 软件代码下载
  • Vivado软件 正常/远程下载烧录
  • 板级硬件实验
  • FII-PRA006/010 开发板一位全加器实验
  • Verilog testbench 编写进阶(1)–$display
  • Verilog testbench 编写进阶(2)–$monitor
  • Verilog testbench 编写进阶(3)–$strobe,$write
  • Verilog testbench 编写进阶(4)–数学函数及$clog2(x)
  • Modelsim仿真进阶
  • Verilog仿真中fork…join的原理和使用
  • Verilog仿真中检测上升沿和下降沿
  • Verilog 仿真中 $timeformat 使用
  • Verilog 语言中event 语法
  • Verilog实现16进制到10进制(BCD)转换(1)加减计数法
  • Verilog实现16进制到10进制(BCD)转换(2)减法计数法
  • Verilog实现16进制到10进制(BCD)转换(3)快速算法
  • Signal Tap Logic Analyzer在线调试工具的使用
  • Vivado软件 调试工具的使用初步
  • Vivado软件 调试工具的使用进阶(VIO的使用)
  • Quartus 软件 In-System Memory Content editor 使用
  • Verilog语言设计与数字电路比较
  • Quartus 下利用ROM 实现7段译码显示
  • Quartus ROM IP Modelsim 仿真注意事项
  • Quartus 软件 In-System Memory Content editor 使用
  • Xilinx
  • Vivado Block ROM 的生成与配置详解
  • Vivado下利用ROM显示数码管实验课
  • Vivado下锯齿波通过ROM 查找表转换成正弦波
  • FIFO IP核在Vivado2018.2下的使用(一)标准同步FIFO
  • FIFO IP核在Vivado 2018.2下的使用(二)同步FIFO, First-Word Fall-Through
  • FIFO IP核在Vivado 2018.2下的使用(三)标准异步FIFO
  • FIFO IP核在Vivado 2018.2下的使用(四)AXI4- Stream FIFO简单使用
  • Verilog 文件操作-$fopen,$fclose
  • Verilog 文件操作-$fdisplay,$fwrite,$fstrobe,$fmonitor
  • Verilog 文件操作-$fgetc,$fgets,$fscanf,$fread
  • Verilog 文件操作-$fseek,$ftell,$feof
  • Vivado 仿真工程中$readmemh 使用
  • Verilog 仿真工程应用-生成coe/mif 文件
  • verilog 仿真和综合注意事项
  • Verilog文件操作练习
  • Verilog文件操作练习(1)BMP图像色彩替换
  • Verilog文件操作练习(2)BMP图像生成coe/mif文件
  • uart通信tx模块在FPGA实现的一种Verilog状态机写法(一)
  • uart通信tx模块在FPGA实现的一种Verilog状态机写法(二)
  • uart通信rx模块在FPGA实现的一种Verilog状态机写法(三)
  • uart通信rx模块在FPGA实现的一种Verilog状态机写法(四)
  • I2C(IIC)Verilog开发学习技巧(一)
  • FPGA I2C(IIC) Verilog 开发学习技巧(二)
  • 当前地址读FPGA I2C(IIC) Verilog 开发学习技巧(三)
  • 随机地址读FPGA I2C(IIC) Verilog 开发学习(四):
  • eeprom检测程序
  • I2c 协议实现EEPROM 仿真
  • I2C接口应用
  • E2PROM 的读写
  • I2C接口ADC/DAC转换的数据读写
  • PCF8951使用技巧
  • I2C接口EEPROM 芯片控制器(Controller)设计以及芯片Verilog模型仿真
  • SPI 通讯协议(2)简单的spi verilog 模块及仿真
  • SPI 通讯协议(3)SPI FLASH 介绍
  • SPI 通讯协议(4)SPI FLASH (verilog) 工程解析 (spi_phy.v)
  • SPI 通讯协议(5)SPI FLASH (verilog) 工程解析 (spi_cmd.v)
  • SPI 通讯协议(6)SPI FLASH (verilog) 工程解析 (spi_IF.v)
  • SPI 通讯协议(7)SPI FLASH (verilog) 工程解析 (TOP.v)及仿真
  • SPI 通讯协议(8)SPI FLASH (verilog) 工程解析 (开发板操作)
  • SPI的仿真程序
  • I2C接口EEPROM 芯片控制器(Controller)设计以及芯片Verilog模型仿真
  • SPI接口的EEPROM的原理与使用
  • SPI 接口的EEPROM 芯片Verilog模型仿真
  • Flash 存储器的结构与原理
  • 并行接口NOR FLASH 存储器读写及应用
  • NAND FLASH存储器的接口与应用
  • 随机存取存储器 RAM的结构与原理
  • SRAM的接口时序及应用(IS61WV51216)
  • 同步DRAM的原理与结构
  • DDR3-MT41J128M16HA内部结构与对外接口
  • DDR SDRAM 预充电与刷新的区别
  • DDR3存储器状态机及状态命令
  • DDR3 时间参数
  • DDR3 模式寄存器的配置与使用详解
  • DDR3 读写时序
  • DDR3 SDRAM硬件设计注意事项
  • Verilog 综合设计五  DDR3存储器接口设计与应用
  • FPGA DDR3控制器设计
  • Vivado DDR3 控制器生成步骤(1)
  • Vivado DDR3 控制器生成步骤(2)
  • Vivado DDR3 控制器生成步骤(3)
  • DDR3控制器接口与使用
  • DDR3控制器简单应用程序设计与测试
  • DDR3控制器的使用及答疑
  • 七、综合设计-语音类

  • 蜂鸣器实验
  • Verilog 综合设计四  语音采集与应用
  • I2S的基本协议
  • 语音采集及回放
  • 八、综合设计-数字信号处理类

    九、    4G-5G通信

  • 天线理论与设计
  • 数字无线移动通信标准及演进
  • 数字无线移动通信标准及演进–1G
  • 数字无线移动通信标准及演进–2G
  • 紫光FPGA开发系列(一):开发环境Pango Design Suite(PDS) 安装和License配置
  • 紫光国产FPGA开发系列(二):创建你的第一个PDS源代码工程
  • 紫光国产FPGA开发系列(三):创建PDS网表工程
  • 紫光国产FPGA开发系列(四):PDS工程常用操作技巧
  • 紫光国产FPGA开发系列(五)—在PDS工程中调用IP核
  • 紫光国产FPGA开发系列(六)—使用Modelsim仿真PDS工程
  • 十四、  FPGA 项目管理

  • 版本控制软件Git使用(1)SSH配置,本地下载远端Server上的文件,本地新建Git文件夹并上传到远程server端
  • 版本控制软件Git使用(2)Git分支(branch)
  • Vivado下Implementation过程和管理
  • Vivado Design Suite User Guide(约束设置)
  • Vivado Design Suite Tutorial(约束教程)
  • xilinx tcl 命令官方文档
  • xilinx 公司 7系列MultiBoot 启动SPI Flash
  • Xilinx UG900 仿真文档
  • Xilinx ug937-vivado-design-suite-simulation-tutorial pdf
  • Xilinx ug894-vivado-tcl-scripting pdf
  • Xilinx ug835-vivado-tcl-commands pdf
  • Intel  FPGA cyclone 10 LP 器件使用手册
  • Quartus — Design and Synthesis
  • 10Ge XGMII Altera datasheet
  • Quartus原语使用文档
  • MAX 10 High-Speed LVDS IO用户手册
  • Altera LVDS SERDES高速收发器
  • MAX 10 FPGA 信号完整性设计指南
  • altera tcl 官方文档
  • OV5640_datasheet
  • OV5640自动对焦照相模组应用指南(DVP接口)
  • OV5640_Camera_Module_Hardware_Application_Notes_R1.0英文手册
  • OV5640_Auto_Focus_Camera_Module_Application_Notes
  • VESA standard pdf (英文)
  • Guide line for EUI -OUI assignment
  • 千兆PHY RTL8211E 资料
  • Mini LVDS
  • sub lvds
  • SC6550B —UART IC
  • W25Q128A datasheet
  • 开发板载FLASH芯片N25Q128A13BSE40F手册
  • 并行NOR Flash MX29LV800
  • K9F1G08 NAND FLASH
  • SRAM IS61WV51216BLL-10TI资料
  • Micron DDR3 PDF 英文版
  • Micron DDR4 datasheet
  • Nand FLASH ECC 算法资料
  • SPI EEPROM AT25040B
  • Atmel I 2 C芯片 AT24C02 datasheet
  • 协议与标准

  • I 2 C 规范中文版
  • I 2 C 规范英文版
  • 标准SPI 协议
  • SMbus 协议 英文版
  • Sub LVDS (XILINX)
  • CAN总线基础
  • AXI4 总线英文版
  • IEEE Verilog 标准
  • CPRI 协议 中文版
  • eCPRI1.12
  • 数字信号处理

  • 英文版 cordic文档
  • 常用小电流驱动MOS管NDS331N 原版资料
  • P沟道小功率MOS管NDS3386p data sheet
  • RT8068A 开关电源转换芯片资料
  • ASCII码一览表,ASCII码对照表
  • ch9350 芯片资料
  • Posted in FPGA , FPGA 教材教案 , Verilog , Verilog , 教材与教案 , 文章
    2 Comments

    本分类下文章

    Sytem Verilog 教学 (视频) System Verilog 教材 系统验证基础–OVM与UVM 第六节 三极管的特性曲线及参数 第五节 三极管电流分配关系及电流放大系数 第四节 半导体三极管的原理 无线多径衰落系数的统计特性 无线信号多径衰落 无线信号建模–多径效应 第三节 半导体二极管

    分类目录